Universidad de Buenos Aires
Facultad de Ingeniería
Año 2026 – 1.er Cuatrimestre

Taller de Diseño de Circuitos Electrónicos

Proyecto Integrador – Checkpoint 1

Grupo 5

Lautaro García Vitale	110028	lagarciav@fi.uba.ar
Santiago Manuel Cabrera	110445	smcabrera@fi.uba.ar
Francisco Javier Moya	109899	fjmoya@fi.uba.ar

Tutor: Federico Gabriel D'Angiolo.

Docentes: Julio Guillermo Zola, Marcelo Adrián Bruno, Sergio Quinteros y Juan Guido Salaya.

Resumen

El presente informe corresponde al primer *checkpoint* del proyecto integrador, centrado en el diseño y análisis del regulador lineal de una fuente de alimentación destinada a aplicaciones industriales y automotrices. En esta etapa se aborda el desarrollo del regulador LDO (*Low Drop Out*) encargado de generar una tensión de salida estable de 5 V a partir de una tensión intermedia de aproximadamente 9,5 V, proveniente de una etapa conmutada previamente definida a nivel conceptual.

Se estudiarán en detalle las decisiones de diseño del amplificador de error y del transistor de paso, así como la implementación de los lazos de realimentación de tensión y de corriente. En particular, se incorporará un mecanismo de protección por sobrecorriente con característica *foldback*, orientado a mejorar la robustez del sistema frente a condiciones de falla.

El diseño propuesto será validado mediante simulaciones, evaluando parámetros clave como la ganancia de lazo, la regulación de línea y de carga, y el comportamiento de la protección. De este modo, se buscará establecer una base sólida para las etapas posteriores del proyecto, que contemplan la implementación física e integración completa del sistema de alimentación.

Índice

1. Introducción **3**

2. Diseño teórico **4**
2.1. Amplificador de error y transistor de paso 4
2.2. Lazo de tensión 7
2.3. Lazo de corriente 8
2.3.1. Primer diseño 9
2.3.2. Segundo diseño 11

3. Simulaciones **12**
3.1. Ganacia de Lazo 12
3.2. Regulación de línea y de carga 14
3.3. Curva del *foldback* 16
3.4. Resumen de las características del circuito 16

4. Diseño del Circuito Esquemático en Entorno CAD **18**
4.1. Resumen de componentes 18

5. Conclusiones **19**

6. Bibliografía **20**

A. Demostración: alta influencia de la carga **21**

B. Demostración: *foldback* **23**

1. Introducción

El diseño de sistemas de alimentación eficientes y robustos constituye un aspecto fundamental en aplicaciones electrónicas modernas, particularmente en entornos industriales y automotrices, donde las condiciones de operación pueden variar significativamente. En este contexto, el presente trabajo aborda el desarrollo de una fuente de alimentación capaz de generar una tensión de salida de 5 V (V_O), adecuada para alimentar dispositivos sensibles como microcontroladores, sensores y módulos de comunicación, a partir de una fuente de entrada proveniente de una batería con un rango amplio de variación, comprendido entre 12 V y 30 V (V_{IN}).

Con el objetivo de alcanzar altos niveles de eficiencia sin comprometer la calidad de la señal de salida, se adopta una arquitectura de regulación en dos etapas. En primer lugar, se emplea un convertidor conmutado tipo *buck* que reduce la tensión de entrada a un nivel intermedio cercano a 9.5 V (V_{REG}), permitiendo disminuir las pérdidas de potencia asociadas. Posteriormente, una etapa lineal de bajo *dropout* (LDO) se encarga de estabilizar la tensión final en 5 V, proporcionando una salida con bajo nivel de *ripple* y adecuada regulación frente a perturbaciones. Todo esto se representa en la Figura 1.



Figura 1: Proyecto Integrador.

El desarrollo del proyecto se encuentra estructurado en distintas etapas, siguiendo una metodología de diseño que abarca desde la definición conceptual hasta la validación experimental. En particular, el presente informe corresponde al primer *checkpoint*, centrado en el diseño del regulador lineal.

En esta instancia se abordan aspectos clave como la selección del transistor de paso (considerando restricciones de caída de tensión, disipación térmica y capacidad de corriente) así como el diseño de los lazos de control en régimen estático.

Asimismo, se analiza el comportamiento del lazo de regulación de tensión, con el fin de garantizar que la salida permanezca dentro del margen especificado de $(5{,}0 \pm 0{,}1)$ V ante variaciones de carga y de tensión de entrada. De manera complementaria, se desarrolla el lazo de control de corriente orientado a la protección del sistema, incluyendo la implementación de un mecanismo de limitación y reducción progresiva de corriente (*foldback*), que resulta crítico frente a condiciones de sobrecarga o cortocircuito.

Finalmente, se validan mediante simulación las prestaciones del diseño propuesto, verificando el cumplimiento de las especificaciones eléctricas establecidas, como paso previo a etapas posteriores de implementación física e integración en PCB. Este enfoque permite

asegurar la viabilidad del sistema antes de avanzar hacia instancias de mayor complejidad dentro del desarrollo del proyecto.

2. Diseño teórico

A continuación se detallan las decisiones de diseño empleadas para el regulador lineal LDO.

2.1. Amplificador de error y transistor de paso

El funcionamiento de un regulador lineal tipo LDO se basa fundamentalmente en la interacción entre dos bloques esenciales: el transistor de paso y el amplificador de error. El primero actúa como elemento de control de potencia, modulando su conducción de manera continua para ajustar la tensión aplicada a la carga. El segundo, por su parte, es el encargado de comparar la tensión de salida con una referencia estable y generar la señal de control adecuada para gobernar al transistor de paso.

En este contexto, la utilización de un amplificador diferencial resulta particularmente conveniente. Este tipo de configuración permite comparar directamente la tensión de salida con una referencia fija, ofreciendo una alta ganancia diferencial. Además, presentan un mejor rechazo al modo común y una mayor estabilidad térmica, características deseables en sistemas de regulación de precisión.

Dado que la referencia utilizada es de continua (V_{ref}), el amplificador de error opera también en régimen de continua. Esto implica que no es necesario procesar señales alternas ni excursiones negativas significativas, lo que permite simplificar el diseño prescindiendo de un riel de alimentación negativo. De esta manera, el circuito puede implementarse utilizando únicamente una alimentación positiva —que en este caso será V_{REG}—, lo cual resulta ventajoso en términos de complejidad, consumo y compatibilidad con el resto del sistema.

El hecho de utilizar un transistor PNP como transistor de paso, ubicado en la rama alta del regulador, permite obtener una baja tensión de *dropout*, ya que su conducción se controla reduciendo la tensión de base respecto del emisor, sin necesidad de generar niveles de excitación superiores a la tensión de entrada. Esto facilita que el transistor opere cercano a saturación cuando el regulador se aproxima a su límite, minimizando la caída de tensión entre entrada y salida. En contraposición, configuraciones basadas en transistores NPN o MOSFET en posiciones equivalentes requieren mayores tensiones de excitación, lo que incrementa la caída mínima alcanzable.

En este contexto, la utilización de una estructura cuasi-darlington resulta particularmente adecuada, ya que permite incrementar significativamente la ganancia de corriente efectiva de la etapa de salida sin introducir penalizaciones significativas en la tensión de *dropout*. En particular, el transistor NPN del cuasi-darlington actúa como etapa excitadora, suministrando la corriente necesaria para polarizar la base del transistor de paso. De este modo, el amplificador de error no necesita entregar directamente la corriente de base requerida por el transistor de potencia, lo que reduce su carga y simplifica su diseño.

Además, esta configuración mejora el comportamiento del regulador frente a variaciones de carga, ya que disminuye la dependencia del funcionamiento global respecto de la ganancia

en corriente (β) del transistor de paso, la cual puede variar considerablemente con la corriente y la temperatura. Al aumentar la ganancia efectiva del conjunto, se logra una respuesta más robusta y predecible.

De este modo, el diseño preliminar se muestra en la Figura 2.



Figura 2: Circuito preliminar.

La elección de una carga activa permite obtener ganancias elevadas necesarias para el correcto funcionamiento del lazo de tensión. Se escogieron fuentes espejo simples por sobre otras configuraciones ya que estas son menos susceptibles a variaciones de temperatura, por lo que la corriente de polarización va a ser más estable. Además, se agregaron resistores para aumentar la ganancia y balancear las ramas si llegase a haber un desapareamiento en las mismas. Estos cambios se muestran en la Figura 3.



Figura 3: Circuito a lazo abierto.

Para el transistor de paso T_6 se eligió el TIP32, ya que es un dispositivo de potencia capaz de manejar una corriente de colector continua de hasta 3.0 A, cumpliendo con margen el requerimiento de $I_{max} = 1.5\,\mathrm{A}$. Además, soporta una tensión colector-emisor máxima de 40 V y viene en encapsulado TO-220AB, lo que facilita la disipación térmica en aplicaciones de regulación lineal, pudiendo manejar potencias de hasta 40 W a $T_C = 25\,°\mathrm{C}$. Para el resto de los transistores, se escogieron los BC547 y BC557 según si son NPN o PNP, respectivamente, por su amplia disponibilidad, sus parámetros adecuados para aplicaciones de señal y por tratarse de dispositivos *through-hole* (de montaje pasante), lo que facilita su implementación al no requerir tecnología SMD.

Como elemento de referencia de tensión se emplea un TL431, dispositivo de tres terminales ajustable, configurado para proporcionar una tensión de 2.5 V. La elección de este valor no es arbitraria: por un lado, permite establecer un punto de operación adecuado para el par diferencial sin exceder la tensión de salida disponible, y por otro, resulta conveniente al ser un submúltiplo de la tensión de salida deseada, simplificando el diseño del lazo de realimentación.

En particular, al trabajar con una referencia de 2.5 V, la obtención de la tensión de salida puede lograrse mediante un divisor resistivo formado por dos resistencias iguales, lo que reduce la sensibilidad a desajustes y dispersiones tecnológicas, especialmente si ambas provienen de la misma tirada de fabricación.

Adicionalmente, este nivel de referencia garantiza que el transistor T_8 opere en modo activo directo. En efecto, la tensión aplicada a su base resulta suficiente para polarizar la juntura base-emisor en directa, permitiendo que conduzca corriente de manera controlada y asegurando así el correcto funcionamiento de la fuente de corriente que alimenta al par diferencial.



Figura 4: Tensión de referencia implementada.

En la Figura 4 se presenta el modelo de referencia adoptado para el TL431. En esta configuración, la terminal etiquetada como *Input* corresponde a la tensión de alimentación V_{REG}, mientras que la tensión entre cátodo y ánodo cumple $V_{KA} = V_{\mathrm{ref}}$, fijando así el punto de operación del dispositivo.

De acuerdo con la hoja de datos del TL431, la tensión de referencia presenta un valor típico de $V_{\mathrm{ref}} = 2{,}495\,\mathrm{V}$, con un rango comprendido entre 2,483 V y 2,507 V, especificado para una corriente de cátodo $I_{KA} = 10\,\mathrm{mA}$. Este valor de corriente no es arbitrario, ya que garantiza que el dispositivo opere en su región de regulación con buena precisión.

En este contexto, la resistencia de cátodo (R_K) se elige de $680\,\Omega$ con el objetivo de establecer una corriente de cátodo del orden de los 10 mA, pues la corriente que circula puede aproximarse como

$$I_{KA} \approx \frac{V_{\text{REG}} - V_{\text{ref}}}{R_K} = \frac{9,5\,\text{V} - 2,5\,\text{V}}{680\,\Omega} \approx 10,3\,\text{mA}.$$

Nótese que al querer calcular el valor de la resistencia de polarización R —ver Figura 3—, se observa una alta influencia de la carga R_L en el mismo —véase Apéndice A—, por lo que se deberá realimentar negativamente el circuito implementando un lazo de tensión para disminuir dicha influencia.

La implementación de realimentación negativa no solo reduce la dependencia respecto de la carga, sino que además mejora la precisión de la tensión de salida, disminuye la sensibilidad a variaciones de parámetros y perturbaciones, y contribuye a estabilizar el punto de operación del circuito.

2.2. Lazo de tensión

El esquema del lazo de realimentación propuesto consiste en muestrear la tensión de salida y sumar tensión a la entrada del amplificador (MVSV). El diagrama en bloques se muestra en la Figura 5, donde a es la ganancia a lazo abierto y f es la ganancia del realimentador.



Figura 5: Diagrama en bloques del circuito realimentado.

De este modo, la ganancia a lazo cerrado A es $V_O/V_{\text{ref}} = 2$ y verifica

$$A = \frac{a}{1 + af}. \tag{1}$$

Si la ganancia de lazo $T = af$ es muy elevada, entonces $A \approx 1/f$, por lo que $f = 1/2$.

Como se mencionó en la sección anterior, se propone un divisor resistivo como bloque realimentador, de froma tal que

$$f = \frac{R_2}{R_1 + R_2}.$$

Esto se verifica si $R_1 = R_2$ y se escogió el valor de 10 kΩ. En la Figura 6 se observa el circuito a lazo cerrado.



Figura 6: Circuito a lazo cerrado.

Suponiendo que por cada rama del par diferencial circula una corriente de 1 mA, entonces por la resistencia R circulará una corriente de aproximadamente 2 mA. Despreciando la caída de tensión en los resistores de emisor, se tiene que $R = I_R(V_{\text{REG}} - V_{BE_7})$, donde $V_{BE_7} \approx 0,7$ V y $V_{\text{REG}} = (9,5 \pm 0,2)$ V. Teniendo en cuenta los valores comerciales, se obtiene $R = 4,7\,\text{k}\Omega$.

2.3. Lazo de corriente

Con el objetivo de proteger la carga ante un posible cortocircuito, al circuito de la Figura 6 se le añadirá un lazo de corriente. El mismo será de tipo *foldback*, por lo que tendrá la característica se muestra en la Figura 7.



Figura 7: Curva del *foldback*.

En este proyecto se buscará $I_{CC} = 0,4\,\text{A}$ y que $I_{\text{MAX}} = 1,5\,\text{A}$.

Se propusieron dos diseños para el lazo de corriente: el primero consiste en una serie de amplificadores diferenciales implementados con OpAmps. El mismo resultaba excesivamente complejo, ya que requería de 5 amplificadores. Por ello, se optó por el segundo diseño, que implementa un circuito equivalente, pero con un solo OpAmp en configuración sumador.

2.3.1. Primer diseño

El circuito de la Figura Figura 6 se modifica como se muestra en la Figura 8.



Figura 8: Circuito con lazo de corriente.

Cabe destacar que se añadieron la resistencia R_S, el transistor T_{LC} y los nodos V_{x} y V_{f}. También se agregó el bloque representado en la Figura 9.



Figura 9: Bloque del lazo de corriente

El mismo está compuesto por tres etapas (dos amplificadores diferenciales y un sumador). La primera etapa amplifica la tensión sobre la resistencia de sensado $V_x - V_O = I_O \cdot R_S$, dando por resultado una tensión

$$V_S = \frac{R_4}{R_3} R_S I_O.$$

La segunda etapa es también un amplificador de diferencias con la misma topología, de modo que

$$V_f = \frac{R_6}{R_5}(V_S - V_{\text{ref-C}}).$$

Esta tensión V_f es la que se conecta a la base del transistor T_LC y controla cuánta corriente drena de la base de T_5. Por último, la etapa sumadora proporciona una tensión de salida

$$V_{\text{ref-C}} = \frac{R_8}{R_7 + R_8} V_{\text{ref}} + \frac{R_{10}}{R_9 + R_{10}} V_O. \tag{2}$$

Esta última ecuación implica que hay una relación lineal entre $V_{\text{ref-C}}$ y V_O. Teniendo todo esto en cuenta, el circuito se entiende del siguiente modo: la primera etapa amplifica la caída en R_S; la segunda compara esa caída con $V_{\text{ref-C}}$ y amplifica la diferencia $V_S - V_{\text{ref-C}}$, lo que comanda al transistor T_LC para que empiece a drenar corriente si la diferencia es muy grande. Además, $V_{\text{ref-C}}$ es una función lineal de V_O, por lo que si la tensión de salida cae (como pasaría en el caso de un cortocircuito) también lo hará $V_{\text{ref-C}}$ y por lo tanto la diferencia $V_S - V_{\text{ref-C}}$ será mayor, con lo cual el transistor T_LC drenará más corriente. Es la relación lineal entre $V_{\text{ref-C}}$ y V_O la que permite implementar la recta de la curva del *foldback* como en la Figura 7.

Resta entonces calcular los componentes según las especificaciones dadas. En primer lugar, se elige $R_S = 1\,\Omega$, una resistencia pequeña ya que la misma actúa en este caso como un amperímetro y debe interferir lo menos posible en el circuito. Además, si la corriente de salida I_O llegase a ser de 1,5 A, la caída en R_S no debería ser demasiado grande para no sacar al transistor de paso del MAD.

Por otro lado, se eligen $R_3 = R_4 = 5\,\text{k}\Omega$, $R_5 = 1\,\text{k}\Omega$ y $R_6 = 51\,\text{k}\Omega$. La elección de $R_4/R_3 = 1$ simplifica las cuentas. Por otro lado, $R_6/R_5 = 51$ permite una gran amplificación en la segunda etapa.

En general, la diferencia $V_S - V_{\text{ref-C}}$ será pequeña, lo que lleva a escribir:

$$V_{\text{ref-C}} = \frac{R_4}{R_3} R_S \cdot I_O = \frac{R_4}{R_3} R_S \cdot \left(I_{CC} + \frac{\Delta I}{\Delta V} V_O \right) = \alpha \cdot V_{\text{ref}} + \beta \cdot V_O, \tag{3}$$

donde ΔI y ΔV representan las variaciones de corriente y tensión que se observan en la Figura 7. Por lo tanto, $\Delta I = I_{\text{MAX}} - I_{\text{CC}} = 1,1\,\text{A}$ y $\Delta V = 5\,\text{V}$. De esta forma, el término $I_{CC} + \frac{\Delta I}{\Delta V} V_O$ representa la línea recta de dicha curva.

Despejando α y β se obtienen las Ecuaciones 4 y 5.

$$\alpha = \frac{R_4}{R_3} R_S \frac{I_{CC}}{V_{\text{ref}}} = 1 \cdot \frac{0,4\,\text{A}}{2,5\,\text{V}} = \frac{4}{25} \quad (4) \qquad \beta = \frac{R_4}{R_3} R_S \frac{\Delta I}{\Delta V} = 1 \cdot \frac{1,1\,\text{A}}{5\,\text{V}} = \frac{11}{50} \quad (5).$$

Comparando la Ecuación 3 con la 2 se observa que $\alpha = \frac{R_8}{R_7+R_8}$ y que $\beta = \frac{R_{10}}{R_9+R_{10}}$. De esta manera se eligen $R_7 = 21\,\text{k}\Omega$, $R_8 = 4\,\text{k}\Omega$, $R_9 = 39\,\text{k}\Omega$ y $R_{10} = 11\,\text{k}\Omega$. Por último, se elige $R_{11} = 5\,\text{k}\Omega$, con lo que finaliza el diseño de este lazo de corriente.

2.3.2. Segundo diseño

La tensión V_f puede reescribirse como

$$V_f = a \cdot V_x + b \cdot V_{\text{ref}} + c \cdot V_O, \tag{6}$$

donde

$$a = \frac{R_6}{R_5} \frac{R_4}{R_3} = 51; \tag{7}$$

$$b = -\frac{R6}{R5} \alpha = -\frac{204}{25}; \tag{8}$$

$$c = -\frac{R_6}{R_5} \left(\beta + \frac{R_4}{R_3} \right) = -\frac{3111}{50} \tag{9}$$

y cuya demostración se encuentra en el Apéndice B.

De esta forma, la tensión V_f puede calcularse como la salida de un sumador, donde la señal V_x se conectará por la entrada no inversora, y las señales V_{ref} y V_O se conectarán por la entrada inversora. Entonces, el circuito a implementar es el que se muestra en la Figura 10.



Figura 10: Lazo de corriente simplificado

En este circuito, la salida puede hallarse por superposición. Eso da como resultado

$$V_f = \left(1 + \frac{R_f}{R_{\text{ref}} \parallel R_O}\right) \frac{1}{k+1} V_x - \frac{R_f}{R_{\text{ref}}} V_{\text{ref}} - \frac{R_f}{R_O} V_O. \tag{10}$$

Comparando las Ecuaciones 10 con 6 y junto con las Ecuaciones 7, 8 y 9 puede concluirse que

$$\left(1 + \frac{R_f}{R_{\text{ref}} \parallel R_O}\right) \frac{1}{k+1} = 51 \tag{11}$$

$$\frac{R_f}{R_{\text{ref}}} = \frac{204}{25} \tag{12}$$

$$\frac{R_f}{R_O} = \frac{3111}{50}. \tag{13}$$

De esta forma, se tienen 3 ecuaciones con 4 incógnitas, por lo que hay un grado de libertad. Se elige $R_f = 10\,\text{k}\Omega$. Posteriormente, de la Ecuación 12 se despeja $R_{\text{ref}} = 1,23\,\text{k}\Omega$, de 13 se despeja $R_O = 160,7\,\Omega$ y de 11 se despeja $k = \frac{1019}{2550} \approx 0,4$. Dado que este circuito sí se va a implementar, es necesario elegir valores comerciales. Por tanto, se eligen $R_{\text{ref}} = 1,2\,\text{k}\Omega$, $R_O = 150\,\Omega$, $R_x = 10\,\text{k}\Omega$ y $kR_x = 3,9\,\text{k}\Omega$.

3. Simulaciones

En esta sección se desarrollan las simulaciones efectuadas.

3.1. Ganacia de Lazo



Figura 11: Circuito usado para simular la ganancia de lazo

Se utilizó el circuito de la Figura 11 para simular la ganancia de lazo. Se añaden el capacitor de 100 F y el inductor de 100 H para que la fuente de señal no afecte la polarización. De esta forma, se obtuvo el diagrama de Bode de la ganancia del lazo de tensión y corriente tomando la salida sobre el nodo A. Para ello, se seleccionaron valores de resistencia adecuados para cada lazo de realimentación, de modo que uno se active mientras el otro permanezca desactivado, y viceversa.

En la Figura 12 se muestra el bode del lazo de tensión para distintos valores de carga.



Figura 12: Diagrama de Bode del circuito con el lazo de tensión activo.

En este gráfico puede comprobarse que existe un rango de frecuencias medias en donde $|a \cdot f| = 50\,\text{dB}$, es decir, $|a \cdot f| \approx 316$. Esto justifica que $1 + a \cdot f \approx a \cdot f$, como se había asumido en la Ecuación 1. Además, se observa que para estos valores de la carga el lazo de corriente todavía no está activado y, por lo tanto, la ganancia de lazo es prácticamente la misma para cualquier carga.

En la Figura 13 se muestra el bode del lazo de corriente, donde se utilizo una carga de $R_L = 1\,\Omega$.



Figura 13: Diagrama de Bode del circuito con el lazo de corriente activo.

Se observa que la ganancia es siempre menor a la unidad, lo que asegura que el circuito sea estable.

3.2. Regulación de línea y de carga

Con los comandos de *LTSpice* que se muestran en la Figura 14 se midieron las regulaciones de línea y de carga, representadas en las Figuras 15 y 16 respectivamente.

```
Regulación de línea
.dc Vreg1 0 20 0.1
.meas DC VRL1 FIND V(Vo) at 7
.meas DC VRL2 FIND V(Vo) at 15
.meas DC RegLin PARAM 1000*(VRL2 - VRL1)/(15 - 7)
Regulación de carga
.op
.step param RL 0.01 50 0.5
.meas OP V1RC FIND V(Vo) AT 5
.meas OP V2RC FIND V(Vo) AT 50
.meas OP RegCar PARAM 1000* (1-V1RC/V2RC)/(V1RC/V2RC*50/5 - 1)*50
```

Figura 14: Comandos de *LTSpice*.

Cabe mencionar que la regulación de linea se midió con una carga constante $R_L = 50\,\Omega$ y que la regulación de carga se midió con una tensión de entrada constante $V_{\mathrm{REG}} = 9,5\,\mathrm{V}$.



Figura 15: Regulación de línea

Nótese que $V_{\text{REG}}^{\min}\Big|_{V_O=5\,\text{V}} = 6\,\text{V}$, por lo que se obtiene una tensión de *dropout* de

$$V_{\text{drop}} = V_{\text{REG}}^{\min}\Big|_{V_O=5\,\text{V}} - V_O = 1\,\text{V}.$$



Figura 16: Regulación de carga

Las mediciones se vuelcan en el Cuadro 1.

Parámetro	Valor	Unidad
Regulación de línea	8,41	mV/V
Regulación de carga	7,07	mΩ

Cuadro 1: Resultados de la medición

3.3. Curva del *foldback*

Con los comandos `.step oct param RL 0.1 20 20` y `.op` se hizo un barrido para distintos valores de carga (similar a la sección anterior) para obtener la curva del *foldback*, donde se grafican V_O vs. I_{R_L} y cuya gráfica se muestra en la Figura 17.



Figura 17: Curva del *foldback*

De esta forma, se obtuvieron las características presentadas en el Cuadro 2.

Parámetro	Valor especificado	Valor conseguido
I_{MAX}	1,50 A	1,47 A
I_{CC}	0,400 A	0,401 A

Cuadro 2: Características del *foldback*

3.4. Resumen de las características del circuito

En el Cuadro 3 se resumen los resultados de las Secciones 3.1, 3.2 y 3.3. Estos caracterizan al regulador diseñado.

Parámetro	Valor	Unidad
Ganancia de lazo de tensión	316	-
Regulación de línea	8,41	mV/V
Regulación de carga	7,07	mΩ
I_{MAX}	1,47	A
I_{CC}	0,401	A

Cuadro 3: Resumen de resultados

4. Diseño del Circuito Esquemático en Entorno CAD

En esta fase del proyecto, se procedió a la captura del diseño lógico (se observa en la Figura 18) utilizando la herramienta *KiCad EDA*. El objetivo central fue consolidar las etapas de control y potencia analizadas teóricamente en un esquema técnico normalizado, asegurando la integridad de los lazos de regulación y protección.



Figura 18: Esquemático realizado en la herramienta *KiCad EDA* de la fuente regulada con protección de *foldback*.

El diseño de este esquemático se basó en el modelo SPICE (Figuras 8 y 10), que permitió optimizar la disposición de los componentes. Para garantizar el correcto funcionamiento, se tomó la decisión de incluir jumpers en lugares estratégicos, como en la salida del par diferencial, la retroalimentación de tensión, y el lazo de protección *foldback* con el objetivo de verificar el adecuado desempeño del sistema de forma más práctica.

4.1. Resumen de componentes

En el diseño de la placa PCB, se utilizaron componentes clave para implementar las funciones de amplificación, regulación de tensión y protección por sobrecorriente. El Cuadro 4 resume los componentes a adquirir para la posterior implementación física del regulador.

Componente	Tipo	Cantidad
TBJ NPN	BC547	6
TBJ PNP	BC557	2
TBJ PNP	TIP32A	1
Referencia de tensión	TL431D	1
Amplificador operacional	LM358	1
Resistor	10k	4
Resistor	4k7	1
Resistor	680	1
Resistor	-	4
Resistor	3k9	1
Resistor	150	1
Resistor	1k2	1
Resistor	1	1
Conector	Bornera 2 pines	2
Jumper	Jumper 2.54 mm	5

Cuadro 4: Listado de componentes.

5. Conclusiones

En el presente trabajo se desarrolló el diseño de un regulador lineal tipo LDO, cumpliendo con las especificaciones establecidas en cuanto a tensión de salida, capacidad de corriente y comportamiento frente a perturbaciones. La arquitectura adoptada, basada en un amplificador diferencial junto con una etapa de salida tipo cuasi-darlington, permitió lograr una elevada ganancia a lazo abierto y un adecuado manejo de potencia, manteniendo un bajo valor de *dropout*.

La implementación del lazo de realimentación de tensión resultó fundamental para reducir la fuerte dependencia de los parámetros del circuito respecto de la carga, mejorando significativamente la precisión y estabilidad de la tensión de salida. Asimismo, el diseño del lazo de corriente con característica *foldback* permitió incorporar un mecanismo de protección eficaz frente a sobrecargas y cortocircuitos, limitando la corriente de manera controlada y reduciendo la disipación en condiciones críticas.

Los resultados obtenidos mediante simulación validan el diseño propuesto, evidenciando un alto valor de ganancia de lazo, junto con buenas prestaciones de regulación de línea y de carga, y una adecuada implementación de la curva de protección. En particular, los valores alcanzados para I_{MAX} e I_{CC} resultan consistentes con los objetivos planteados en las especificaciones de diseño.

Finalmente, este trabajo permitió integrar conceptos teóricos de electrónica analógica con herramientas de simulación y diseño, sentando una base sólida para la futura implementación física del sistema y su posterior validación experimental.

6. Bibliografía

[1] P. R. Gray, P. J. Hurst, S. H. Lewis y R. G. Meyer, *Analysis and Design of Analog Integrated Circuits*. Hoboken, NJ: Wiley, 5ta ed., 2009.

[2] STMicroelectronics, "TIP32C: Power transistor.", 2006.

[3] Texas Instruments, "TL431, TL432: Precision Programmable Reference.", 2025.

[4] ON Semiconductor, "BC556B, BC557A, B, C, BC558B: Amplifier transistors (PNP Silicon).", 2007.

[5] Fairchild Semiconductor, "BC547, BC547A, BC547B, BC547C: NPN General Purpose Amplifier.", 1997.

Apéndices

A. Demostración: alta influencia de la carga

Se comienza calculando la ganancia a lazo abierto a en modo diferencial. Para ello, se analizan las corrientes en el circuito de la Figura 19, suponiendo que todos los transistores están apareados y tienen el mismo β.



Figura 19: Circuito a lazo abierto en modo diferencial.

Si $R_{E_3} = R_{E_4}$, el factor de copia de la fuente espejo PNP T_3-T_4 será $k_p = \beta/(\beta+2)$. De este modo, $i_{c_4} = k_p i_{c_1}$, lo que implica $i_{b_5} = k_p i_{c_1} - i_{c_2}$. De esto se sigue que $i_{c_5} = \beta(k_p i_{c_1} - i_{c_2})$, $i_{e_5} = (\beta+1)(k_p i_{c_1} - i_{c_2})$ y $i_{c_6} = \beta^2(k_p i_{c_1} - i_{c_2})$. Por tanto, se obtiene

$$i_o = (\beta^2 + \beta + 1)(k_p i_{c_1} - i_{c_2}). \tag{14}$$

Asimismo, se tiene

$$i_{c_1} = g_{m_1} v_{be_1} = g_{m_1} \frac{v_{id}}{2}, \tag{15}$$

$$i_{c_2} = g_{m_2} v_{be_2} = -g_{m_2} \frac{v_{id}}{2}, \tag{16}$$

y como $i_{c_1} = -i_{c_2}$ entonces $g_{m_1} = g_{m_2} = I_{C_1}/V_{\text{th}}$.

Finalmente, reemplazando las Ecuaciones 15 y 16 en la Ecuación 14 se obtiene

$$
\begin{aligned}
a &= \left.\frac{v_o}{v_{id}}\right|_{v_{ic}=0} = \frac{i_o R_L}{v_{id}} \\
&= (\beta^2 + \beta + 1)(1 + k_p)\frac{I_{C_1} R_L}{2V_{\text{th}}}.
\end{aligned} \tag{17}
$$



Figura 20: Porción del circuito de polarización.

Siendo un valor típico para estos transistores $\beta = 290$, la tensión térmica $V_{\text{th}} = 25,7$ mV y para una ganancia $a = 50\,000$, despejando en la Ecuación 17 se obtiene que $I_{C_1}(R_L) = 15,3\ \text{mV}/R_L$. Como $I_{C_8} = 2I_{C_1}$, se tiene que $I_{C_8}(R_L) = 30,6\ \text{mV}/R_L$ —véase Figura 20—.

Si $R_{E_7} = R_{E_8}$, el factor de copia de la fuente espejo NPN T_7-T_8 será $k_n = \beta/(\beta + 2)$. De este modo, $I_R = I_{C_8}/k_n$, por lo que $I_R(R_L) = 30,8\ \text{mV}/R_L$. Además, $V_{R_{E_8}} = I_{C_8} R_{E_8}$ por lo que $V_{R_{E_8}}(R_L) = 30,6\ \text{mV} \cdot (R_{E_8}/R_L)$.

Por tanto,

$$
R(R_L) = \frac{V_R(R_L)}{I_R(R_L)} = \frac{V_{\text{REG}} - V_{R_{E_8}}(R_L) - V_{BE_8}}{I_R(R_L)} \approx 286R_L - R_{E_8}.
$$

La resistencia de polarización R depende linealmente de la carga R_L y con una pendiente muy elevada; por lo que, ante cualquier mínima variación en la carga, el valor de R variará muchísimo, como se muestra en la Figura 21. Esto demuestra que se requiere un circuito realimentado para eliminar la alta dependencia de la carga en los parámetros diseñados.



Figura 21: Gráfico de R vs. R_L.

B. Demostración: *foldback*

Dado el siguiente sistema de ecuaciones

$$\begin{cases} V_S = \frac{R_4}{R_3} R_S I_O \\ V_{\text{ref-C}} = \alpha V_{\text{ref}} + \beta V_O \\ V_f = \frac{R_6}{R_5}(V_S - V_{\text{ref-C}}) \\ V_S = V_x - V_O \end{cases}$$

es posible escribir a V_f como combinación lineal del resto de las tensiones.

$$\begin{aligned} V_f &= \underbrace{\frac{R_6}{R_5}\frac{R_4}{R_3}}_{a} R_S I_O \underbrace{- \frac{R_6}{R_5}\alpha}_{b} V_{\text{ref}} \underbrace{- \frac{R_6}{R_5}\beta}_{c'} V_O \\ &= a\, V_s + b\, V_{\text{ref}} + c'\, V_O \\ &= a\, V_x + b\, V_{\text{ref}} + \underbrace{(c' - a)}_{c} V_O \\ &= a\, V_x + b\, V_{\text{ref}} + c\, V_O \end{aligned}$$

Por tanto, se obtiene lo siguiente.

$$\begin{cases} a = \frac{R_6}{R_5}\frac{R_4}{R_3} \\ b = -\frac{R_6}{R_5}\alpha \\ c = -\frac{R_6}{R_5}\left(\beta + \frac{R_4}{R_3}\right) \end{cases}$$